# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

19. Japan Patent Office (JP)

- 12. Laid-open Patent Application Gazette (A)
- 11. Laid-open Patent Application No. Sho 61-101067

43. Disclosure Date: May 19, 1986

51. Int. Cl.<sup>4</sup>

ID Code

Agency Control No.

H 01 L 25/04

7638-5F

27/10

6655-5F

Number of Inventions: 1

Examination Not Requested Yet

(Total 3 pages)

54. Invention Title: Memory Module

- 21. Application No. Sho 59-223201
- 22. Application Date: October 24, 1984
- 72. Inventor: Hajime Nakamura, NEC Corporation, 5-33-1 Shiba, Minato-ku, Tokyo
- 71. Applicant: NEC Corporation, 5-33-1 Shiba, Minato-ku, Tokyo
- 74. Representative: Susumu Uchihara, Patent Agent

#### **SPECIFICATION**

## 1. TITLE OF INVENTION Memory Module

#### 2. CLAIMS

1. A memory module that stacks a plurality of semiconductor devices that house individual memory chips and have an electrode pattern at the container outer wall for conducting a chip's electrode to the exterior, and said container outer wall electrode patterns are electrically interconnected.

#### 3. DETAILED DESCRIPTION OF THE INVENTION

**Industrial Field of Application** 

The present invention pertains to a memory module in which a plurality of memory devices is mounted at high density.

In recent years the capacity of memory ICs used in various electronic devices has expanded greatly, and the demand for them continues to increase, year after year.

#### **Prior Art**

Memory ICs are typically used as a dual inline package (DIP) sealed by a mold or ceramic case.

Problems the Invention Is to Solve

To increase memory capacity in an electronic device it is necessary to mount as many memory ICs as possible in a limited space, but a DIP-type package requires a relatively large mounting space.

The object of the present invention is to provide a memory module that can mount memory ICs in a limited space at high density.

#### Means for Solving the Problems

The present invention is characterized as constituting each memory device in a chip carrier system, and vertically stacking a plurality of these.

#### **Embodiment**

The details of the present invention are described below with reference to FIG. 1 through FIG. 7.

FIG. 1 shows a circuit that uses four  $16k \times 8$  bit SRAM (Static Random Access Memory) ICs as a circuit that uses memory ICs. As can be seen from this, terminals  $A_0 \sim A_{10}$ ,  $IO_1 \sim IO_8$ , not-W,  $V_{DD}$ , GND, and not-CE<sub>2</sub> are wiring that is shared by memory IC 1 through memory IC4; only not-CE<sub>1</sub> is independent for each IC. Utilizing this point, in the present invention terminals 3 are formed at the peripheral surface of the chip carrier as shown in FIG. 2, and these terminals 3 connect to the respective electrodes 2 within the chip carrier.

The peripheral electrodes 3 are disposed so that they overlap the rear-surface electrodes (3 in FIG. 3) of another chip carrier when chip carriers are stacked, so electrical connection is achieved simply by overlapping chip carriers, and [the module] can be miniaturized. Furthermore, 4 is a semiconductor element; this electrode is wire bonded to the chip carrier's internal electrode 2.

FIG. 4 is a sectional view of a chip carrier in accordance with the present invention. It has the electrode 3 for making connections at the carrier periphery and sides, and between chip carriers at the rear surface.

In FIG. 5 an memory IC 4 is mounted on the chip carrier and wired bonded, after which it is sealed by resin 5. If necessary, the chip carrier undergoes a burn-in test and electrical characteristics inspection, and good products are selected.

Good chip carriers have solder 6 supplied to the electrode 3 as shown in FIG. 6.

Next, exactly the required number of chip carriers (4 in the example shown in FIG. 7) are stacked up, and subjected to a solder reflow process, whereby each chip carrier is connected electrically and mechanically, resulting in a memory module.

Furthermore, an electrode that needs to be independent at each IC such as CE<sub>2</sub> may be connected to a different electrode pad at each IC.

#### Effect of the Invention


As described above, according to the present invention sufficient inspection is performed prior to assembling the chip carriers used into a module, so yield is high and the height of one chip carrier is about 2 mm so stacking even four of them is 8 mm, so [the module] can be greatly miniaturized, etc.


#### 4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 is an example of a circuit for a memory module that uses four  $16k \times 8$  bit SRAM ICs. FIG. 2 and FIG. 3 are a front view and back view of a chip carrier in accordance with the present invention. FIG. 4 through FIG. 7 are sectional views showing the processes in manufacturing a memory module in accordance with the present invention.

- 1 Ceramic
- 2 IC mounting electrode
- 3 Chip carrier connection electrode
- 4 Memory IC
- 5 Sealing resin
- 6 Solder

Representative: Susumu Uchihara, Patent Agent [seal]





⑩日本国特許庁(JP)

①特許出願公開

#### ⑫公開特許公報(A)

昭61 - 101067

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)5月19日

H 01 L 25/04 27/10

7638-5F 6655-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称

メモリモジユール

願 昭59-223201 ②特 顧 昭59(1984)10月24日

砂発 眀

砂出

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 人

砂出 顋 弁理士 内 原 00代 理 人

1. 発明の名称 メモリモジュール

#### 2. 特許請求の範囲

失々がメモリチップを内蔵し、かつ容器外壁に 紋チップの電極を外部へ導出するための電極パタ ーンを有する複数の半導体装置を重ね合せ、もっ て前記容器外壁の電板パターン相互間を電気的に 接続したことを特徴とするメモリモジュール。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は多数のメモリ装置が高密度に実装され たメモリモジュールに関する。

近年、各種電子機器に使われているメモリIC の量は膨大で り、需要は年々増大している。 〔従来の技術〕

メモリICは通常、モールド、あるいはセラミ

ックケースで対止されデュアル・イン・ラインパ ッケーシ(DIP)として使われている。

(発明が解決しよりとする問題点)

、電子磁器のメモリ容量を増大するには、限られ たスペースにできるだけ多くのメモリI Cを搭載 する必要が、DIP 型のパッケージでは比較的大 きな実襲スペースを必要とする。

本発明の目的はメモリICを殴られたスペース に、高密度で実装できるメモリモジュールを提供 するものである。

(問題点を解決するための手段)

本発明は各メモリ装置をテップキャリア方式で 構成し、複数値を縦方向に積み重ねたことを特徴 とする。

(実施例)

第1図乃至解7図を参照して本発明の詳細な説 明を以下に述べる。

メモリICを使用した回路として、16k×8bit OSRAM (Static Randam Access Memory) ICを4ヶ使用した回路を第1図に示す。とれよ

- 2 -

り分あように、A0~A10,I01~I08。W,VDD,GND,CE。の各端子はメモリIC1~メモリIC4にかいて共適の配離であり、CE。のみ谷IC毎に独立に入力される。この点を利用して本発明にかいては、第2図に示すようにテップキャリアの周辺部投面に減低3を形成してかきこれらの減低3はテップキャリア内の減極2とそれぞれ接続されている。

テップキャリアを直ねた時代、周辺部の電極3 は他のチップキャリアの裏面電極(第3図3)と 重なり合うよう配置することにより、チップキャ リアを直ね合わせだけで収別的接続がとれるよう にし、小型化することを可能にしたものである。 なお、4は半導体業子でとの電極はチップキャリアの内部電極2にワイヤボンディングされてい面図 であり、キャリア周辺の接続を行り電極3を有している。

第5回はテップキャリアにメモリIC4をマウ

#### 4. 図面の簡単な説明

第1図は16k×8bitの8RAM ICを4ケ使ったメモリモジュールの1回路例、第2図,第3 図は本発明によるテップキャリアの表側からの図と展側の図である。第4~第7図は、本発明によるメモリモジュールの各製造プロセスの新面図で

1 ……セラミック、2 …… I C 搭載用電框、3 ……チップャャリア接続用電框、4 ……メモリ I C、5 ……封止樹脂、6 ……半田。



ントし、ワイヤーポンディングした後、樹脂 5 で 封止したものであり、テップキャリアは必要に応 じてパーン、イン、テスト、及び電気的得性検査 を行い、良品を選びだす。

> 良品のテップヤッリアは、第6図に示すように 電低3に半田6を供給する。

> 次に、チップキャリアを必要数だけ(第7図の場合4ケ)宣ね合せ、半田リフロー工程を通すととにより、各チップキャリアは電気的。根據的に接続され、メモリモジュールとなる。

尚CE。のように各IC毎に独立して出す必要のある電極は各IC毎に異なった電極パッドに接続しておけばよい。

#### (発明の効果)

以上述べたように、本発明によれば、チップキャリアを使用するためモジュールに組み込む前に 充分な検査が行えるため、歩智りが高いこと、またテップキャリア1ケの高さはせいぜい2mm(らいてあるため4ケ重ねても8mmと大幅に小型化が可能になる等の効果が得られるものである。

